FROMLIST v2 media: iris: Add support for Milos (VPU v2.0)
Add support for the Milos Iris codec. This only supports the variant found on the SM7635-AB that has half of it's pipes disabled via efuse. Signed-off-by: Alexander Koskovich <akoskovich@pm.me>
This commit is contained in:
Alexander Koskovich
Luca Weiss
parent
d1fe94b1ee
commit
bae687b536
4 changed files with 766 additions and 0 deletions
|
|
@ -41,6 +41,7 @@ enum pipe_type {
|
|||
PIPE_4 = 4,
|
||||
};
|
||||
|
||||
extern const struct iris_platform_data milos_data;
|
||||
extern const struct iris_platform_data qcs8300_data;
|
||||
extern const struct iris_platform_data sc7280_data;
|
||||
extern const struct iris_platform_data sm8250_data;
|
||||
|
|
|
|||
|
|
@ -12,6 +12,7 @@
|
|||
#include "iris_vpu_buffer.h"
|
||||
#include "iris_vpu_common.h"
|
||||
|
||||
#include "iris_platform_milos.h"
|
||||
#include "iris_platform_qcs8300.h"
|
||||
#include "iris_platform_sm8650.h"
|
||||
#include "iris_platform_sm8750.h"
|
||||
|
|
@ -1317,3 +1318,108 @@ const struct iris_platform_data qcs8300_data = {
|
|||
.enc_op_int_buf_tbl = sm8550_enc_op_int_buf_tbl,
|
||||
.enc_op_int_buf_tbl_size = ARRAY_SIZE(sm8550_enc_op_int_buf_tbl),
|
||||
};
|
||||
|
||||
/*
|
||||
* Shares most of SM8550 data except:
|
||||
* - vpu_ops to iris_vpu2_ops
|
||||
* - icc_tbl to milos_icc_table
|
||||
* - clk_rst_tbl to sm8650_clk_reset_table
|
||||
* - opp_pd_tbl to milos_opp_pd_table
|
||||
* - fwname to "qcom/vpu/vpu20_p2.mbn"
|
||||
* - inst_iris_fmts to platform_fmts_milos_dec
|
||||
* - inst_caps to platform_inst_cap_milos
|
||||
* - inst_fw_caps_dec to inst_fw_cap_milos_dec
|
||||
* - inst_fw_caps_enc to inst_fw_cap_milos_enc
|
||||
* - ubwc_config to ubwc_config_milos
|
||||
* - num_vpp_pipe to 2
|
||||
* - max_core_mbpf scaled for 4k@30fps dec/enc
|
||||
* - max_core_mbps scaled for 4k@30fps dec & 1080p@30 enc
|
||||
*/
|
||||
const struct iris_platform_data milos_data = {
|
||||
.get_instance = iris_hfi_gen2_get_instance,
|
||||
.init_hfi_command_ops = iris_hfi_gen2_command_ops_init,
|
||||
.init_hfi_response_ops = iris_hfi_gen2_response_ops_init,
|
||||
.get_vpu_buffer_size = iris_vpu_buf_size,
|
||||
.vpu_ops = &iris_vpu2_ops,
|
||||
.set_preset_registers = iris_set_sm8550_preset_registers,
|
||||
.icc_tbl = milos_icc_table,
|
||||
.icc_tbl_size = ARRAY_SIZE(milos_icc_table),
|
||||
.clk_rst_tbl = sm8650_clk_reset_table,
|
||||
.clk_rst_tbl_size = ARRAY_SIZE(sm8650_clk_reset_table),
|
||||
.bw_tbl_dec = sm8550_bw_table_dec,
|
||||
.bw_tbl_dec_size = ARRAY_SIZE(sm8550_bw_table_dec),
|
||||
.pmdomain_tbl = sm8550_pmdomain_table,
|
||||
.pmdomain_tbl_size = ARRAY_SIZE(sm8550_pmdomain_table),
|
||||
.opp_pd_tbl = milos_opp_pd_table,
|
||||
.opp_pd_tbl_size = ARRAY_SIZE(milos_opp_pd_table),
|
||||
.clk_tbl = sm8550_clk_table,
|
||||
.clk_tbl_size = ARRAY_SIZE(sm8550_clk_table),
|
||||
.opp_clk_tbl = sm8550_opp_clk_table,
|
||||
/* Upper bound of DMA address range */
|
||||
.dma_mask = 0xe0000000 - 1,
|
||||
.fwname = "qcom/vpu/vpu20_p2.mbn",
|
||||
.pas_id = IRIS_PAS_ID,
|
||||
.inst_iris_fmts = platform_fmts_milos_dec,
|
||||
.inst_iris_fmts_size = ARRAY_SIZE(platform_fmts_milos_dec),
|
||||
.inst_caps = &platform_inst_cap_milos,
|
||||
.inst_fw_caps_dec = inst_fw_cap_milos_dec,
|
||||
.inst_fw_caps_dec_size = ARRAY_SIZE(inst_fw_cap_milos_dec),
|
||||
.inst_fw_caps_enc = inst_fw_cap_milos_enc,
|
||||
.inst_fw_caps_enc_size = ARRAY_SIZE(inst_fw_cap_milos_enc),
|
||||
.tz_cp_config_data = tz_cp_config_sm8550,
|
||||
.tz_cp_config_data_size = ARRAY_SIZE(tz_cp_config_sm8550),
|
||||
.core_arch = VIDEO_ARCH_LX,
|
||||
.hw_response_timeout = HW_RESPONSE_TIMEOUT_VALUE,
|
||||
.ubwc_config = &ubwc_config_milos,
|
||||
.num_vpp_pipe = 2,
|
||||
.max_session_count = 16,
|
||||
.max_core_mbpf = ((4096 * 2176) / 256) * 2,
|
||||
.max_core_mbps = ((3840 * 2176) / 256) * 30 + ((1920 * 1088) / 256) * 30,
|
||||
.dec_input_config_params_default =
|
||||
sm8550_vdec_input_config_params_default,
|
||||
.dec_input_config_params_default_size =
|
||||
ARRAY_SIZE(sm8550_vdec_input_config_params_default),
|
||||
.dec_input_config_params_hevc =
|
||||
sm8550_vdec_input_config_param_hevc,
|
||||
.dec_input_config_params_hevc_size =
|
||||
ARRAY_SIZE(sm8550_vdec_input_config_param_hevc),
|
||||
.dec_input_config_params_vp9 =
|
||||
sm8550_vdec_input_config_param_vp9,
|
||||
.dec_input_config_params_vp9_size =
|
||||
ARRAY_SIZE(sm8550_vdec_input_config_param_vp9),
|
||||
.dec_output_config_params =
|
||||
sm8550_vdec_output_config_params,
|
||||
.dec_output_config_params_size =
|
||||
ARRAY_SIZE(sm8550_vdec_output_config_params),
|
||||
|
||||
.enc_input_config_params =
|
||||
sm8550_venc_input_config_params,
|
||||
.enc_input_config_params_size =
|
||||
ARRAY_SIZE(sm8550_venc_input_config_params),
|
||||
.enc_output_config_params =
|
||||
sm8550_venc_output_config_params,
|
||||
.enc_output_config_params_size =
|
||||
ARRAY_SIZE(sm8550_venc_output_config_params),
|
||||
|
||||
.dec_input_prop = sm8550_vdec_subscribe_input_properties,
|
||||
.dec_input_prop_size = ARRAY_SIZE(sm8550_vdec_subscribe_input_properties),
|
||||
.dec_output_prop_avc = sm8550_vdec_subscribe_output_properties_avc,
|
||||
.dec_output_prop_avc_size =
|
||||
ARRAY_SIZE(sm8550_vdec_subscribe_output_properties_avc),
|
||||
.dec_output_prop_hevc = sm8550_vdec_subscribe_output_properties_hevc,
|
||||
.dec_output_prop_hevc_size =
|
||||
ARRAY_SIZE(sm8550_vdec_subscribe_output_properties_hevc),
|
||||
.dec_output_prop_vp9 = sm8550_vdec_subscribe_output_properties_vp9,
|
||||
.dec_output_prop_vp9_size =
|
||||
ARRAY_SIZE(sm8550_vdec_subscribe_output_properties_vp9),
|
||||
|
||||
.dec_ip_int_buf_tbl = sm8550_dec_ip_int_buf_tbl,
|
||||
.dec_ip_int_buf_tbl_size = ARRAY_SIZE(sm8550_dec_ip_int_buf_tbl),
|
||||
.dec_op_int_buf_tbl = sm8550_dec_op_int_buf_tbl,
|
||||
.dec_op_int_buf_tbl_size = ARRAY_SIZE(sm8550_dec_op_int_buf_tbl),
|
||||
|
||||
.enc_ip_int_buf_tbl = sm8550_enc_ip_int_buf_tbl,
|
||||
.enc_ip_int_buf_tbl_size = ARRAY_SIZE(sm8550_enc_ip_int_buf_tbl),
|
||||
.enc_op_int_buf_tbl = sm8550_enc_op_int_buf_tbl,
|
||||
.enc_op_int_buf_tbl_size = ARRAY_SIZE(sm8550_enc_op_int_buf_tbl),
|
||||
};
|
||||
|
|
|
|||
655
drivers/media/platform/qcom/iris/iris_platform_milos.h
Normal file
655
drivers/media/platform/qcom/iris/iris_platform_milos.h
Normal file
|
|
@ -0,0 +1,655 @@
|
|||
/* SPDX-License-Identifier: GPL-2.0-only */
|
||||
|
||||
#ifndef __IRIS_PLATFORM_MILOS_H__
|
||||
#define __IRIS_PLATFORM_MILOS_H__
|
||||
|
||||
#define MILOS_V1_MAX_BITRATE 100000000
|
||||
#define MILOS_V1_MAX_FPS 240
|
||||
|
||||
static struct iris_fmt platform_fmts_milos_dec[] = {
|
||||
[IRIS_FMT_H264] = {
|
||||
.pixfmt = V4L2_PIX_FMT_H264,
|
||||
.type = V4L2_BUF_TYPE_VIDEO_OUTPUT_MPLANE,
|
||||
},
|
||||
[IRIS_FMT_HEVC] = {
|
||||
.pixfmt = V4L2_PIX_FMT_HEVC,
|
||||
.type = V4L2_BUF_TYPE_VIDEO_OUTPUT_MPLANE,
|
||||
},
|
||||
[IRIS_FMT_VP9] = {
|
||||
.pixfmt = V4L2_PIX_FMT_VP9,
|
||||
.type = V4L2_BUF_TYPE_VIDEO_OUTPUT_MPLANE,
|
||||
},
|
||||
};
|
||||
|
||||
static const struct platform_inst_fw_cap inst_fw_cap_milos_dec[] = {
|
||||
{
|
||||
.cap_id = PROFILE_H264,
|
||||
.min = V4L2_MPEG_VIDEO_H264_PROFILE_BASELINE,
|
||||
.max = V4L2_MPEG_VIDEO_H264_PROFILE_CONSTRAINED_HIGH,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_H264_PROFILE_BASELINE) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_PROFILE_CONSTRAINED_BASELINE) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_PROFILE_MAIN) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_PROFILE_HIGH) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_PROFILE_CONSTRAINED_HIGH),
|
||||
.value = V4L2_MPEG_VIDEO_H264_PROFILE_HIGH,
|
||||
.hfi_id = HFI_PROP_PROFILE,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_u32_enum,
|
||||
},
|
||||
{
|
||||
.cap_id = PROFILE_HEVC,
|
||||
.min = V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN,
|
||||
.max = V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN_STILL_PICTURE,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN_STILL_PICTURE),
|
||||
.value = V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN,
|
||||
.hfi_id = HFI_PROP_PROFILE,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_u32_enum,
|
||||
},
|
||||
{
|
||||
.cap_id = PROFILE_VP9,
|
||||
.min = V4L2_MPEG_VIDEO_VP9_PROFILE_0,
|
||||
.max = V4L2_MPEG_VIDEO_VP9_PROFILE_2,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_VP9_PROFILE_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_PROFILE_2),
|
||||
.value = V4L2_MPEG_VIDEO_VP9_PROFILE_0,
|
||||
.hfi_id = HFI_PROP_PROFILE,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_u32_enum,
|
||||
},
|
||||
{
|
||||
.cap_id = LEVEL_H264,
|
||||
.min = V4L2_MPEG_VIDEO_H264_LEVEL_1_0,
|
||||
.max = V4L2_MPEG_VIDEO_H264_LEVEL_5_1,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1B) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1_3) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_2_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_2_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_2_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_3_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_3_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_3_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_4_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_4_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_4_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_5_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_5_1),
|
||||
.value = V4L2_MPEG_VIDEO_H264_LEVEL_5_1,
|
||||
.hfi_id = HFI_PROP_LEVEL,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_u32_enum,
|
||||
},
|
||||
{
|
||||
.cap_id = LEVEL_HEVC,
|
||||
.min = V4L2_MPEG_VIDEO_HEVC_LEVEL_1,
|
||||
.max = V4L2_MPEG_VIDEO_HEVC_LEVEL_5,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_2_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_3) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_3_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_4) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_4_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_5),
|
||||
.value = V4L2_MPEG_VIDEO_HEVC_LEVEL_5,
|
||||
.hfi_id = HFI_PROP_LEVEL,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_u32_enum,
|
||||
},
|
||||
{
|
||||
.cap_id = LEVEL_VP9,
|
||||
.min = V4L2_MPEG_VIDEO_VP9_LEVEL_1_0,
|
||||
.max = V4L2_MPEG_VIDEO_VP9_LEVEL_5_0,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_1_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_1_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_2_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_2_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_3_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_3_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_4_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_4_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_VP9_LEVEL_5_0),
|
||||
.value = V4L2_MPEG_VIDEO_VP9_LEVEL_5_0,
|
||||
.hfi_id = HFI_PROP_LEVEL,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_u32_enum,
|
||||
},
|
||||
{
|
||||
.cap_id = TIER,
|
||||
.min = V4L2_MPEG_VIDEO_HEVC_TIER_MAIN,
|
||||
.max = V4L2_MPEG_VIDEO_HEVC_TIER_HIGH,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_HEVC_TIER_MAIN) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_TIER_HIGH),
|
||||
.value = V4L2_MPEG_VIDEO_HEVC_TIER_HIGH,
|
||||
.hfi_id = HFI_PROP_TIER,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_u32_enum,
|
||||
},
|
||||
{
|
||||
.cap_id = INPUT_BUF_HOST_MAX_COUNT,
|
||||
.min = DEFAULT_MAX_HOST_BUF_COUNT,
|
||||
.max = DEFAULT_MAX_HOST_BURST_BUF_COUNT,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_MAX_HOST_BUF_COUNT,
|
||||
.hfi_id = HFI_PROP_BUFFER_HOST_MAX_COUNT,
|
||||
.flags = CAP_FLAG_INPUT_PORT,
|
||||
.set = iris_set_u32,
|
||||
},
|
||||
{
|
||||
.cap_id = STAGE,
|
||||
.min = STAGE_1,
|
||||
.max = STAGE_2,
|
||||
.step_or_mask = 1,
|
||||
.value = STAGE_2,
|
||||
.hfi_id = HFI_PROP_STAGE,
|
||||
.set = iris_set_stage,
|
||||
},
|
||||
{
|
||||
.cap_id = PIPE,
|
||||
/* .max, .min and .value are set via platform data */
|
||||
.step_or_mask = 1,
|
||||
.hfi_id = HFI_PROP_PIPE,
|
||||
.set = iris_set_pipe,
|
||||
},
|
||||
{
|
||||
.cap_id = POC,
|
||||
.min = 0,
|
||||
.max = 2,
|
||||
.step_or_mask = 1,
|
||||
.value = 1,
|
||||
.hfi_id = HFI_PROP_PIC_ORDER_CNT_TYPE,
|
||||
},
|
||||
{
|
||||
.cap_id = CODED_FRAMES,
|
||||
.min = CODED_FRAMES_PROGRESSIVE,
|
||||
.max = CODED_FRAMES_PROGRESSIVE,
|
||||
.step_or_mask = 0,
|
||||
.value = CODED_FRAMES_PROGRESSIVE,
|
||||
.hfi_id = HFI_PROP_CODED_FRAMES,
|
||||
},
|
||||
{
|
||||
.cap_id = BIT_DEPTH,
|
||||
.min = BIT_DEPTH_8,
|
||||
.max = BIT_DEPTH_8,
|
||||
.step_or_mask = 1,
|
||||
.value = BIT_DEPTH_8,
|
||||
.hfi_id = HFI_PROP_LUMA_CHROMA_BIT_DEPTH,
|
||||
},
|
||||
{
|
||||
.cap_id = RAP_FRAME,
|
||||
.min = 0,
|
||||
.max = 1,
|
||||
.step_or_mask = 1,
|
||||
.value = 1,
|
||||
.hfi_id = HFI_PROP_DEC_START_FROM_RAP_FRAME,
|
||||
.flags = CAP_FLAG_INPUT_PORT,
|
||||
.set = iris_set_u32,
|
||||
},
|
||||
};
|
||||
|
||||
static const struct platform_inst_fw_cap inst_fw_cap_milos_enc[] = {
|
||||
{
|
||||
.cap_id = PROFILE_H264,
|
||||
.min = V4L2_MPEG_VIDEO_H264_PROFILE_BASELINE,
|
||||
.max = V4L2_MPEG_VIDEO_H264_PROFILE_CONSTRAINED_HIGH,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_H264_PROFILE_BASELINE) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_PROFILE_CONSTRAINED_HIGH) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_PROFILE_CONSTRAINED_BASELINE) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_PROFILE_MAIN) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_PROFILE_HIGH),
|
||||
.value = V4L2_MPEG_VIDEO_H264_PROFILE_HIGH,
|
||||
.hfi_id = HFI_PROP_PROFILE,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_profile,
|
||||
},
|
||||
{
|
||||
.cap_id = PROFILE_HEVC,
|
||||
.min = V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN,
|
||||
.max = V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN_10,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN_STILL_PICTURE) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN_10),
|
||||
.value = V4L2_MPEG_VIDEO_HEVC_PROFILE_MAIN,
|
||||
.hfi_id = HFI_PROP_PROFILE,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_profile,
|
||||
},
|
||||
{
|
||||
.cap_id = LEVEL_H264,
|
||||
.min = V4L2_MPEG_VIDEO_H264_LEVEL_1_0,
|
||||
.max = V4L2_MPEG_VIDEO_H264_LEVEL_5_1,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1B) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_1_3) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_2_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_2_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_2_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_3_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_3_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_3_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_4_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_4_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_4_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_5_0) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_LEVEL_5_1),
|
||||
.value = V4L2_MPEG_VIDEO_H264_LEVEL_5_0,
|
||||
.hfi_id = HFI_PROP_LEVEL,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_level,
|
||||
},
|
||||
{
|
||||
.cap_id = LEVEL_HEVC,
|
||||
.min = V4L2_MPEG_VIDEO_HEVC_LEVEL_1,
|
||||
.max = V4L2_MPEG_VIDEO_HEVC_LEVEL_5,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_2) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_2_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_3) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_3_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_4) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_4_1) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEVC_LEVEL_5),
|
||||
.value = V4L2_MPEG_VIDEO_HEVC_LEVEL_5,
|
||||
.hfi_id = HFI_PROP_LEVEL,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_level,
|
||||
},
|
||||
{
|
||||
.cap_id = STAGE,
|
||||
.min = STAGE_1,
|
||||
.max = STAGE_2,
|
||||
.step_or_mask = 1,
|
||||
.value = STAGE_2,
|
||||
.hfi_id = HFI_PROP_STAGE,
|
||||
.set = iris_set_stage,
|
||||
},
|
||||
{
|
||||
.cap_id = HEADER_MODE,
|
||||
.min = V4L2_MPEG_VIDEO_HEADER_MODE_SEPARATE,
|
||||
.max = V4L2_MPEG_VIDEO_HEADER_MODE_JOINED_WITH_1ST_FRAME,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_HEADER_MODE_SEPARATE) |
|
||||
BIT(V4L2_MPEG_VIDEO_HEADER_MODE_JOINED_WITH_1ST_FRAME),
|
||||
.value = V4L2_MPEG_VIDEO_HEADER_MODE_JOINED_WITH_1ST_FRAME,
|
||||
.hfi_id = HFI_PROP_SEQ_HEADER_MODE,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_header_mode_gen2,
|
||||
},
|
||||
{
|
||||
.cap_id = PREPEND_SPSPPS_TO_IDR,
|
||||
.min = 0,
|
||||
.max = 1,
|
||||
.step_or_mask = 1,
|
||||
.value = 0,
|
||||
},
|
||||
{
|
||||
.cap_id = BITRATE,
|
||||
.min = 1,
|
||||
.max = MILOS_V1_MAX_BITRATE,
|
||||
.step_or_mask = 1,
|
||||
.value = BITRATE_DEFAULT,
|
||||
.hfi_id = HFI_PROP_TOTAL_BITRATE,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_bitrate,
|
||||
},
|
||||
{
|
||||
.cap_id = BITRATE_PEAK,
|
||||
.min = 1,
|
||||
.max = MILOS_V1_MAX_BITRATE,
|
||||
.step_or_mask = 1,
|
||||
.value = BITRATE_DEFAULT,
|
||||
.hfi_id = HFI_PROP_TOTAL_PEAK_BITRATE,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_peak_bitrate,
|
||||
},
|
||||
{
|
||||
.cap_id = BITRATE_MODE,
|
||||
.min = V4L2_MPEG_VIDEO_BITRATE_MODE_VBR,
|
||||
.max = V4L2_MPEG_VIDEO_BITRATE_MODE_CBR,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_BITRATE_MODE_VBR) |
|
||||
BIT(V4L2_MPEG_VIDEO_BITRATE_MODE_CBR),
|
||||
.value = V4L2_MPEG_VIDEO_BITRATE_MODE_VBR,
|
||||
.hfi_id = HFI_PROP_RATE_CONTROL,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_bitrate_mode_gen2,
|
||||
},
|
||||
{
|
||||
.cap_id = FRAME_SKIP_MODE,
|
||||
.min = V4L2_MPEG_VIDEO_FRAME_SKIP_MODE_DISABLED,
|
||||
.max = V4L2_MPEG_VIDEO_FRAME_SKIP_MODE_BUF_LIMIT,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_FRAME_SKIP_MODE_DISABLED) |
|
||||
BIT(V4L2_MPEG_VIDEO_FRAME_SKIP_MODE_LEVEL_LIMIT) |
|
||||
BIT(V4L2_MPEG_VIDEO_FRAME_SKIP_MODE_BUF_LIMIT),
|
||||
.value = V4L2_MPEG_VIDEO_FRAME_SKIP_MODE_DISABLED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
},
|
||||
{
|
||||
.cap_id = FRAME_RC_ENABLE,
|
||||
.min = 0,
|
||||
.max = 1,
|
||||
.step_or_mask = 1,
|
||||
.value = 1,
|
||||
},
|
||||
{
|
||||
.cap_id = GOP_SIZE,
|
||||
.min = 0,
|
||||
.max = INT_MAX,
|
||||
.step_or_mask = 1,
|
||||
.value = 2 * DEFAULT_FPS - 1,
|
||||
.hfi_id = HFI_PROP_MAX_GOP_FRAMES,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_u32,
|
||||
},
|
||||
{
|
||||
.cap_id = ENTROPY_MODE,
|
||||
.min = V4L2_MPEG_VIDEO_H264_ENTROPY_MODE_CAVLC,
|
||||
.max = V4L2_MPEG_VIDEO_H264_ENTROPY_MODE_CABAC,
|
||||
.step_or_mask = BIT(V4L2_MPEG_VIDEO_H264_ENTROPY_MODE_CAVLC) |
|
||||
BIT(V4L2_MPEG_VIDEO_H264_ENTROPY_MODE_CABAC),
|
||||
.value = V4L2_MPEG_VIDEO_H264_ENTROPY_MODE_CABAC,
|
||||
.hfi_id = HFI_PROP_CABAC_SESSION,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
.set = iris_set_entropy_mode_gen2,
|
||||
},
|
||||
{
|
||||
.cap_id = MIN_FRAME_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MIN_QP_8BIT,
|
||||
.hfi_id = HFI_PROP_MIN_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT,
|
||||
.set = iris_set_min_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = MIN_FRAME_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MIN_QP_8BIT,
|
||||
.hfi_id = HFI_PROP_MIN_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT,
|
||||
.set = iris_set_min_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = MAX_FRAME_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MAX_QP,
|
||||
.hfi_id = HFI_PROP_MAX_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT,
|
||||
.set = iris_set_max_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = MAX_FRAME_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MAX_QP,
|
||||
.hfi_id = HFI_PROP_MAX_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT,
|
||||
.set = iris_set_max_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = I_FRAME_MIN_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MIN_QP_8BIT,
|
||||
},
|
||||
{
|
||||
.cap_id = I_FRAME_MIN_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MIN_QP_8BIT,
|
||||
},
|
||||
{
|
||||
.cap_id = P_FRAME_MIN_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MIN_QP_8BIT,
|
||||
},
|
||||
{
|
||||
.cap_id = P_FRAME_MIN_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MIN_QP_8BIT,
|
||||
},
|
||||
{
|
||||
.cap_id = B_FRAME_MIN_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MIN_QP_8BIT,
|
||||
},
|
||||
{
|
||||
.cap_id = B_FRAME_MIN_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MIN_QP_8BIT,
|
||||
},
|
||||
{
|
||||
.cap_id = I_FRAME_MAX_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MAX_QP,
|
||||
},
|
||||
{
|
||||
.cap_id = I_FRAME_MAX_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MAX_QP,
|
||||
},
|
||||
{
|
||||
.cap_id = P_FRAME_MAX_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MAX_QP,
|
||||
},
|
||||
{
|
||||
.cap_id = P_FRAME_MAX_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MAX_QP,
|
||||
},
|
||||
{
|
||||
.cap_id = B_FRAME_MAX_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MAX_QP,
|
||||
},
|
||||
{
|
||||
.cap_id = B_FRAME_MAX_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = MAX_QP,
|
||||
},
|
||||
{
|
||||
.cap_id = I_FRAME_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_QP,
|
||||
.hfi_id = HFI_PROP_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_frame_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = I_FRAME_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_QP,
|
||||
.hfi_id = HFI_PROP_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_frame_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = P_FRAME_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_QP,
|
||||
.hfi_id = HFI_PROP_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_frame_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = P_FRAME_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_QP,
|
||||
.hfi_id = HFI_PROP_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_frame_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = B_FRAME_QP_H264,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_QP,
|
||||
.hfi_id = HFI_PROP_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_frame_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = B_FRAME_QP_HEVC,
|
||||
.min = MIN_QP_8BIT,
|
||||
.max = MAX_QP,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_QP,
|
||||
.hfi_id = HFI_PROP_QP_PACKED,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_frame_qp,
|
||||
},
|
||||
{
|
||||
.cap_id = INPUT_BUF_HOST_MAX_COUNT,
|
||||
.min = DEFAULT_MAX_HOST_BUF_COUNT,
|
||||
.max = DEFAULT_MAX_HOST_BURST_BUF_COUNT,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_MAX_HOST_BUF_COUNT,
|
||||
.hfi_id = HFI_PROP_BUFFER_HOST_MAX_COUNT,
|
||||
.flags = CAP_FLAG_INPUT_PORT,
|
||||
.set = iris_set_u32,
|
||||
},
|
||||
{
|
||||
.cap_id = OUTPUT_BUF_HOST_MAX_COUNT,
|
||||
.min = DEFAULT_MAX_HOST_BUF_COUNT,
|
||||
.max = DEFAULT_MAX_HOST_BURST_BUF_COUNT,
|
||||
.step_or_mask = 1,
|
||||
.value = DEFAULT_MAX_HOST_BUF_COUNT,
|
||||
.hfi_id = HFI_PROP_BUFFER_HOST_MAX_COUNT,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT,
|
||||
.set = iris_set_u32,
|
||||
},
|
||||
{
|
||||
.cap_id = ROTATION,
|
||||
.min = 0,
|
||||
.max = 270,
|
||||
.step_or_mask = 90,
|
||||
.value = 0,
|
||||
.hfi_id = HFI_PROP_ROTATION,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT,
|
||||
.set = iris_set_rotation,
|
||||
},
|
||||
{
|
||||
.cap_id = HFLIP,
|
||||
.min = 0,
|
||||
.max = 1,
|
||||
.step_or_mask = 1,
|
||||
.value = 0,
|
||||
.hfi_id = HFI_PROP_FLIP,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_flip,
|
||||
},
|
||||
{
|
||||
.cap_id = VFLIP,
|
||||
.min = 0,
|
||||
.max = 1,
|
||||
.step_or_mask = 1,
|
||||
.value = 0,
|
||||
.hfi_id = HFI_PROP_FLIP,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_INPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_flip,
|
||||
},
|
||||
{
|
||||
.cap_id = IR_TYPE,
|
||||
.min = V4L2_CID_MPEG_VIDEO_INTRA_REFRESH_PERIOD_TYPE_RANDOM,
|
||||
.max = V4L2_CID_MPEG_VIDEO_INTRA_REFRESH_PERIOD_TYPE_RANDOM,
|
||||
.step_or_mask = BIT(V4L2_CID_MPEG_VIDEO_INTRA_REFRESH_PERIOD_TYPE_RANDOM),
|
||||
.value = V4L2_CID_MPEG_VIDEO_INTRA_REFRESH_PERIOD_TYPE_RANDOM,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT | CAP_FLAG_MENU,
|
||||
},
|
||||
{
|
||||
.cap_id = IR_PERIOD,
|
||||
.min = 0,
|
||||
.max = INT_MAX,
|
||||
.step_or_mask = 1,
|
||||
.value = 0,
|
||||
.flags = CAP_FLAG_OUTPUT_PORT |
|
||||
CAP_FLAG_DYNAMIC_ALLOWED,
|
||||
.set = iris_set_ir_period,
|
||||
},
|
||||
};
|
||||
|
||||
static struct platform_inst_caps platform_inst_cap_milos = {
|
||||
.min_frame_width = 96,
|
||||
.max_frame_width = 4096,
|
||||
.min_frame_height = 96,
|
||||
.max_frame_height = 4096,
|
||||
.max_mbpf = (4096 * 2176) / 256,
|
||||
.mb_cycles_vpp = 200,
|
||||
.mb_cycles_fw = 326389,
|
||||
.mb_cycles_fw_vpp = 44156,
|
||||
.num_comv = 0,
|
||||
.max_frame_rate = MILOS_V1_MAX_FPS,
|
||||
.max_operating_rate = MILOS_V1_MAX_FPS,
|
||||
};
|
||||
|
||||
static const struct icc_info milos_icc_table[] = {
|
||||
{ "cpu-cfg", 1000, 1000 },
|
||||
{ "video-mem", 1000, 10000000 },
|
||||
};
|
||||
|
||||
static const char * const milos_opp_pd_table[] = { "cx", "mx" };
|
||||
|
||||
static struct ubwc_config_data ubwc_config_milos = {
|
||||
.max_channels = 8,
|
||||
.mal_length = 32,
|
||||
.highest_bank_bit = 15,
|
||||
.bank_swzl_level = 0,
|
||||
.bank_swz2_level = 1,
|
||||
.bank_swz3_level = 1,
|
||||
.bank_spreading = 1,
|
||||
};
|
||||
|
||||
#endif
|
||||
|
|
@ -348,6 +348,10 @@ static const struct dev_pm_ops iris_pm_ops = {
|
|||
};
|
||||
|
||||
static const struct of_device_id iris_dt_match[] = {
|
||||
{
|
||||
.compatible = "qcom,milos-iris",
|
||||
.data = &milos_data,
|
||||
},
|
||||
{
|
||||
.compatible = "qcom,qcs8300-iris",
|
||||
.data = &qcs8300_data,
|
||||
|
|
|
|||
Loading…
Add table
Add a link
Reference in a new issue